|摩尔时代以来的芯片设计和EDA发展趋势

0 Comments

近年来,随着大规模集成电路制造过程的速度减慢,与线性上升的芯片规模相比,芯片的制造成本呈指数上升趋势,在下图中可以清楚地看到两种趋势变化。

图片.png

图1芯片晶体管大小和制造成本增长趋势(资料来源:美国DARPA)

这些数据表明,我们正在为越来越复杂的芯片支付越来越多的钱。但是从20世纪90年代到2000年代的经验似乎不是这样。每一代电脑手机的价格不会上升太多,但性能总是大幅增加,甚至性价比也在提高。更好的电子产品越来越便宜。为什么现在我们的感情变了?

有两个原因。首先,过去很长一段时间内消费电子的用户数量呈指数增长,这种增长稀释了指数增长的成本。第二个原因是摩尔定律。随着工艺的改进,芯片上的晶体管数量每隔一段时间“不收费”地增加一倍,带来了性能的快速增长。所以我们感觉芯片的性价比一直在提高。摩尔定律会永远持续下去吗?近十年来,我们反复听到摩尔定律结束了。

关于摩尔定律的发展历史,如下图所示,纵坐标是处理器性能,横坐标是不同的工艺和体系结构开发阶段。

图片.png

从20世纪70年代中期开始,基于CISC复杂指令集的处理器经过10年的快速发展,每3.5年性能提高一倍。而且指令集RISC由于流水线设计得比较好,容易利用工艺的发展,所以可以继续推动性能的快速发展,在近一年半的时间内可以增加一倍。当然,这个时期制造工艺也有很大发展,芯片性能提高较快。

到了2005年,重要的规则“Dennard Scaling”或“MOSFET scaling”几乎已经发展起来。这意味着,如果工艺发展,晶体管变小,驱动电压就会变小,芯片功耗自然就会降低,所以只要提高芯片的复杂度,新一代工艺就会出来,有助于压功耗。(*译者注:译者注:译者注:译者注:译者注:译者注:译者注:译者注:译者注:译者注:译者注)但是,不能到这一步,电压不能漏,单位耗电量不能再低。那么单核频率就不能再提高了。那该怎么办呢?我们都知道转换为多核处理器的答案。我知道多核是否又带来了一个高速发展期,或者在3-5年内可以提高两倍的性能。

但是多核也存在一些问题。在手机或高性能计算中,并不总是能使用多少核。Amdahl定律是解释这个定律的。也就是说,算法的串行部分总是阻碍最高性能。同时,并行度还有额外的开销。即使在极端并行数据算法(如图像深度学习)中,一些偏向序列化或全局算子也可能成为性能瓶颈。所以我们可以看到,在过去10年里,处理器的实际应用性能比过去30年提高得快得多。

综上所述,过去40年来不断发展的工艺和体系结构设计共同推进了摩尔定律,今天3nm、2nm、1nm的先进技术仍然远离地平线。但从现实趋势来看,更高的工艺、更多的核、更大的芯片面积不再能带来过去的成本、性能和电力消耗的全面优势。摩尔定律确实意味着正在进入发展平台期间,也意味着我们进入了“后摩尔时代”。

今天摩尔定律已经到了部分失效的阶段。也就是说,晶体管密度不断增加,但功率密度和性能密度很难进一步提高。换句话说,没有随着过程的改进而自动发生的发展。摩尔时代以后,我们观察到一些趋势对EDA验证提出了更高的要求。

新兴应用领域飞速发展,需求急剧分化

从更多的层面构建自己的芯片,满足应用领域的需求

压力大的应用创新周期

图片.png

在过去的几十年里,个人电脑、手机、汽车和云计算等通用电子设备迅速推动了芯片和EDA产业的发展。围绕这些设备的芯片的关键词之一是“快”,更快的芯片是更好的芯片。因为电力消耗、费用、物理限制都不是问题。那是一个美丽的时代。

但是摩尔时代以后,没有轻易设计出“更快”的芯片,或者说更快的芯片应该更贵,芯片会不会进一步变化?答案是否定的。未来芯片的变化反而会更大。指令集、内存类型、内存大小、外部接口、专用命令或加速器、软硬件分工模式、软件包模式等绝对没有好坏之分。

在这种情况下,设计不一定要加法,很多时候我们可能要做减法。任何变化都是取舍平衡,那么平衡是由什么决定的呢?这取决于应用系统的需求。未来要根据如何发挥芯片设计,应用系统和软件进行相应的变化。(John F . Kennedy,计算机名言)过去,这样的软件不需要太多的改变,每隔几年用同样的钱换下一代芯片,就能看到系统性能的提高。这种经验不再适用。

所以摩尔时代以后的芯片创新空间不是变小了,而是变大了。但是,设计的限制和目的发生了变化,从设计快速的芯片变成了更符合系统应用创新需求的芯片。可以看到苹果、特斯拉、华为、谷歌、阿里巴巴等手机、汽车、服务器、ASIC、云服务等高科技系统公司从“通用芯片购买和使用”转向“自主芯片定制”。不断加强对芯片团队的投资。同时,新兴高科技的发展反过来促进芯片设计和EDA的发展。比如人工智能、机器学习、云计算等技术对芯片设计和EDA工具本身的影响也越来越大。

对于国内企业来说,在高工艺发展有限的大背景下,不需要完全专注于先进工艺,即使在14纳米、16纳米、28纳米或更低的工艺上,国内很多芯片产品整体上与国际巨头存在差距,这正是架构、软件、编译器、应用需求匹配等因素造成的。摩尔时代以后的芯片创新将有更多的维度。

图片.png

后摩尔时代的第二个趋势是芯片设计限制成为了更多的维度。过去,依靠流程开发,一般使用流程周围的性能、功耗、面积(PPA)指标作为核心维度,实现芯片设计。其中面积也几乎等于芯片成本。但是后来进入摩尔时代,PPA三方之间的矛盾变得难以平衡,成本也不再取决于芯片面积,由此可见芯片设计的约束维度开始发生了很大变化。包括:

软件

越来越定制的芯片越来越依赖大象软件来利用这些创新的芯片功能。iphone在设计自己的芯片之前,长期以来CPU工艺落后于高通,但基于iOS软件系统的iphone的流畅度和用户体验优于大多数竞争对手。这个例子充分说明了系统级软硬件集成优化的重要性,单芯片的PPA指标不一定能提高整个应用系统。

软件优化不能等到芯片开发生产完成,在项目规划阶段,必须根据应用程序要求区分硬件和软件,并将“特定软件”与“特定芯片”相结合,评估最终是否能达到性能要求。因此,会出现“鸡先还是蛋先”的问题,所以新一代EDA工具必须支持软件的预定制和优化要求。

结构

过去,处理器指令是以CISC开发的x86指令为代表,在发展过程中不断添加新的指令变得越来越大。但是,RISC-V代表的新ISA和体系结构适得其反,从非常简单的指令集开始,只为特定应用程序添加特定的命令和加速器。基于这种思维方式,诞生了大量DSA(领域特定)芯片,在AI监控、自动驾驶、IoT等方面取得了比通用处理器更好的效果。另一个激进的体系结构进化方向是内存计算,通过允许在同一个设备内进行存储和计算,可以打破冯诺依曼体系结构的固定模式,并在许多机器学习应用程序中带来与流程开发无关的效率提升。

同时,多核、多计算单元、多核粒子(die)并行复合芯片有很多优化SoC体系结构的空间。例如,在某些ARM体系结构服务器芯片或国产x86 CPU芯片上,可以观察到单核频率和特定计算性能高于同级英特尔至强处理器的情况。这单纯表明,在处理器核心的设计和生产工艺上,后者已经达到了一定的水平。软件包从2D逐渐过渡到3D,高带宽、高密度互连Chiplet软件包最近成为了一个非常热门的技术方向。就像修补乐高积木一样,封装技术集成了不同进程的模块化芯片,从而提高了性能。Chiplet可以更轻松地分配系统公司的定制创新芯片,帮助中小型芯片公司和团队降低创新阈值,将资源投入核心创新点。例如,国产GPU公司碧波科技最近发布的7nm GPU产品通过CoWoS Chiplet技术集成了计算核心和高带宽HBM2内存核心,实现了与竞争对手4nm高端GPU同等的计算能力,产品线之间共享计算核心,降低了成本,提高了产量。

但是,Chiplet包含许多与EDA相关的新技术,包括封装内功率分析、热分析等,Chiplet芯片的设计验证对现有EDA提出了新的要求。尤其是在验证技术和工具领域,成为Chiplet开发的瓶颈。虽然Chiplet目前正在单一公司的基础上完成整个系统,但未来多供应商合作的新Chiplet模型可能会打破现有SoC流程,因此必须在IP建模、互连体系结构分析、系统功能验证、电源验证等方面提出新模型。不仅解决制造问题,还可以实现新的Chiplet产业结构。

多模块

应用系统的新趋势也决定了单芯片无法达到系统设计目的,因此芯片的定义、设计和验证也必须考虑到多个芯片之间的协作。例如,Nvidia公司的NVLink GPU片间通信接口协议为GPU处理器添加了高性能数据交换接口,绕过了原来的PCIe瓶颈,提高了多GPU联合训练大型AI模型的效率。虽然目前复杂处理器的规模是数亿~数亿相当于逻辑门,但未来一个电子应用系统的逻辑门总数是数千亿、数万亿,这不可能由单个芯片或单个软件包完成。要充分考虑数十到数百个芯片的扩展,有效处理子系统之间的连接和分工。

这种通过异构、多核、多模块系统集成的方法反映了从系统设计角度定义和设计芯片的概念。半导体设计产业不仅是通过流程改进开始的,还更多地考虑了系统、体系结构、软硬件合作等问题。系统应用导向、应用导向、驱动芯片设计等,使用户获得更好的体验。

图片.png

另外,项目周期、定制芯片驱动系统创新周期从应用需求创新开始,对系统和芯片提出了新的需求。因此,从功能、功耗、性能方面推断,需要一个或多个平衡的芯片,然后开始芯片设计和生产。芯片制造后启动,与软件一起形成新系统。但是,这个周期的芯片设计验证过程对系统公司来说,无论是外包还是自我研究,目前EDA工具和方法过程都有1-2年的创新间隔。

由于系统级硬件、软件和传统芯片设计思想之间的障碍,这种创新性的项目周期往往从一开始就比预期的要长,从系统的功能性能指标到特定的芯片定义是一个非常复杂的过程。为了基于各种工具平台分解需求和向下映射,跨域体系结构工程师团队必须密切合作。

由于系统级应用程序的复杂性和技术挑战,这些阶段往往比预期需要更多的时间,这可能会使项目通过验证和测试等下游阶段弥补损失时间,进一步压缩紧张的时间表。但是认为复杂的SoC芯片和高级流程的超高成本对芯片的验证要求很高,必须保证功能和性能验证的适用范围。因此,在仿真、调试、原型验证等方面,往往会遇到资源、人员、验证平台实现等各种瓶颈,引入更多的时间延迟。即使芯片成功流式传输并进入生产阶段,系统级应用程序带来的复杂测试环境也会影响现有ATE测试方法的速度、资源限制和项目实际实现“进入市长/市场”的时间点。

因此,这里的第三个趋势是前两个发展趋势必然带来的挑战。如果不能面对这些挑战,系统创新驱动的多维芯片创新将受到影响。

图片.png

摩尔时代以后,针对以上三大趋势,深化长贯彻了“终局思维”,始终致力于打造更加智能的EDA 2.0。核心目标如下。

通过构建从芯片级别到最终系统级别的验证和测试方法,提高芯片和电子系统的性能。

系统工程师和软件工程师参与芯片设计,使用智能工具和服务化平台,缩短从芯片需求到系统应用创新的周期,减少复杂芯片设计和验证的困难,实现电子系统创新。

今后,系统应用将成为芯片设计的核心动力。深化场提出的EDA 2.0不是0和1的状态变化,而是要在目前的基础上进一步加强各部分的开放度。在开放和标准化的前提下,将过去的设计经验和数据吸收到全过程EDA工具和模型中,形成从系统要求到芯片设计、验证的全自动化过程的智能EDA设计。此外,为了满足计算和平台需求,EDA 2.0必须与云平台和云中的多种硬件相结合,充分利用经验证的云硬件和软件生态系统。为了使应用程序供应商能够快速获得所需的芯片,EDA 2.0必须是产品和服务的组合,最终实现电子设计服务——电子设计即服务(EDAAS)。

2022年7月,汇集了沈昌祥、毛军发等中国两院院士,汇集了集成电路设计、电子设计自动化、信息算法系统领域的数十名顶尖专家学者,旨在研究新一代EDA 1.0方法和技术,长期持续推进产业应用的关键基础技术研发投资和技术攻关。

|摩尔时代以来的芯片设计和EDA发展趋势

发表回复

您的电子邮箱地址不会被公开。